Wichtige Prinzipien, Überlegungen und Techniken für das Leiterplattenlayout und die Leiterplattenführung

Layout und Routing von Leiterplatten sind Kernprozesse der Hardwareentwicklung. Dabei werden Bauteile platziert und Leiterbahnen auf der Leiterplatte gezeichnet, was sich direkt auf die Leistung, Zuverlässigkeit und EMV der Schaltung auswirkt. Im Folgenden werden die wichtigsten Prinzipien, Überlegungen und Techniken für das Leiterplattendesign erläutert und in zwei Bereiche unterteilt: Layout und Routing:

I. Gestaltungsprinzipien und -techniken

1. Zonenplanung

● Zonierung nach Funktionsmodulen: wie z. B. Stromversorgung, Analog-, Digital-, HF-Technik usw., um gegenseitige Störungen zu vermeiden.

● Signalflussplanung: Layout gemäß dem Ablauf „Eingang → Verarbeitung → Ausgang“, um Übersprechen zu reduzieren.

● Empfindliche Schaltungsisolation: Hochfrequenz-, Takt-, Reset- und andere Signale werden von Störquellen ferngehalten.

2. Priorisierung kritischer und funktionaler Komponentengruppen

● Zuerst die fest installierten Bauteile: z. B. Steckverbinder, Schalter, Kontrollleuchten usw.

● Zentrierung der Kernkomponenten: wie z. B. MCUs, FPGAs usw., Platzierung der zugehörigen Schaltungen um diese herum.

● Wärmeerzeugende Bauteile: Wärmeableitung berücksichtigen: Platz für die Wärmeableitung reservieren, indem die Bauteile in der Nähe von Kanten oder Kühlkörpern platziert werden.

3. Layout für die Stromversorgung

● Kompakte Bauweise: Platzieren Sie DC-DC-Wandler, LDOs usw. so nah wie möglich an der Last, um die Schleifenfläche zu reduzieren.

● Platzierung der Filterkondensatoren: Große Kondensatoren (z. B. Elektrolytkondensatoren) sollten weit entfernt, kleine Kondensatoren (z. B. Keramikkondensatoren) hingegen nahe an den Stromversorgungsanschlüssen des Chips platziert werden.

4. Layout für Entkopplungskondensator 

● Platzieren Sie sie so nah wie möglich an den Stromversorgungsanschlüssen des Chips (auf der gleichen Ebene) und verbinden Sie die Durchkontaktierungen direkt mit der Stromversorgungs-/Masseebene.

● Um ein breiteres Frequenzband abzudecken, können mehrere kleine Kondensatoren parallel geschaltet werden (z. B. 0,1 μF + 0,01 μF).

5. Hochfrequenz- und Taktschaltungen

● Platzieren Sie den Taktgeberchip nahe am Zielgerät und verkürzen Sie die Leiterbahnen.

● Platzieren Sie den Quarz/Oszillator in der Nähe des ICs, vermeiden Sie Leiterbahnen darunter und verwenden Sie eine Erdungsschirmung.

II. Routing-Prinzipien und -Techniken

1. Leiterbahnbreite und Stromstärke

● Berechnung der Stromleitungsbreite: Berechnen Sie die Breite entsprechend dem Strom (z. B. 1 A/mm Breite) und lassen Sie dabei einen Sicherheitszuschlag.

● Signalleitungsbreite: Typischerweise 4-8 mil; Impedanzkontrollleitungen werden auf Basis des Schichtaufbaus berechnet.

2. Spurwinkel

● Vermeiden Sie scharfe Winkel (<90°), bevorzugen Sie 45°-Winkel oder abgerundete Leiterbahnen, um abrupte Impedanzänderungen zu vermeiden.

3. Differenzielle Paarführung

● Verwenden Sie gleich lange, äquidistante, parallele Leiterbahnen, wobei die Längenunterschiede typischerweise innerhalb von 5 Mil liegen.

● Vermeiden Sie das Überschneiden von geteilten Referenzebenen, um die Impedanzkonsistenz aufrechtzuerhalten.

4. Signalintegrität

● Kritische Signale (z. B. Takt, Hochgeschwindigkeitsdaten) sollten kurz und gerade sein, um Durchkontaktierungen zu minimieren.

● Um Übersprechen zu reduzieren, sollten benachbarte Leiterbahnen orthogonal zueinander verlaufen.

● 3W-Regel: Abstand ≥ 3 mal Leiterbahnbreite zur Reduzierung der Kopplung.

5. Massefläche und Rückleitung

● Sorgen Sie für eine durchgehende Massefläche und vermeiden Sie, dass Signalleitungen geteilte Masseflächen kreuzen.

● Sorgen Sie für eine durchgehende Masse-Referenzschicht unterhalb der Hochgeschwindigkeitssignale, um den kürzesten Rückweg zu gewährleisten.

6. Nutzung über die Via-App

● Um die Impedanz zu reduzieren, können mehrere Power-Vias parallel geschaltet werden.

● Verringern Sie die Anzahl der Durchkontaktierungen für Hochgeschwindigkeitssignale (typischerweise ≤ 2).

● Vermeiden Sie Vias auf Pads (außer bei BGAs); Via-in-Pads erfordern eine Füllbehandlung.

7. Power Tree Routing

● Routing wie in einer Baumtopologie, um Interferenzen durch gemeinsame Impedanzen zu vermeiden.

● Einzelpunktanschluss für analoge/digitale Masse (üblicherweise mittels eines 0Ω-Widerstands oder einer Ferritperle).

III. EMV/EMI-Designüberlegungen

● Abschirmung und Filterung: Verwenden Sie Abschirmabdeckungen oder Erdungsdurchkontaktierungen, um HF, Takt usw. zu isolieren.

● Kantenbehandlung der Platine: Empfindliche Signale sollten von den Platinenkanten ferngehalten werden, um Strahlung zu vermeiden.

● Erdungsstrategie: Verwenden Sie eine durchgehende Massefläche für mehrlagige Leiterplatten und trennen Sie die Masse gemischter Signale ordnungsgemäß.

IV. Checkliste (nach Layout und Routing)

● DRC-Prüfung: Leiterbahnbreite, Abstand, Durchkontaktierungsdurchmesser usw. entsprechen den Prozessanforderungen.

● Verbindungsprüfung: Keine nicht verbundenen Netzwerke.

● Stromversorgungsintegrität: Niederohmige Strompfade, Spannungsabfall erfüllt die Anforderungen.

● Signalintegrität: Kontinuierliche Impedanz für Hochgeschwindigkeitssignale, keine signifikanten Reflexionen oder Übersprechen.

● Thermisches Design: Ungehinderte Wärmeableitungswege für wärmeerzeugende Bauteile.

● DFM: Bauteilabstände erfüllen die Lötanforderungen, Markierungspunkte, Bearbeitungskanten usw. sind vollständig.

V. Fortgeschrittene Techniken

● Verwendung von Masse-Vias: Platzieren Sie Masse-Vias in der Nähe von Signalschichtübergängen, um einen Rückweg zu schaffen.

● Blind-/Buried-Vias und HDI-Technologie: Hochdichte Leiterplatten können die Anzahl der Lagen reduzieren und die Leistung verbessern.

● Simulationsunterstützung: Durchführung von SI/PI-Simulationen an kritischen Signalen zur Optimierung der Routing-Parameter.

Zusammenfassung: 

Bei der Leiterplattenentwicklung und dem Routing muss ein Gleichgewicht zwischen elektrischer Leistung, Fertigungskosten und Designkomplexität gefunden werden. In der Praxis sollte die Reihenfolge „Layout zuerst, dann Routing; kritische Signale zuerst, dann allgemeine Signale“ eingehalten werden. Anpassungen sollten flexibel an die spezifischen Schaltungseigenschaften vorgenommen werden. Für Hochgeschwindigkeits-, Hochfrequenz- oder Hochpräzisionsschaltungen empfiehlt es sich, die Designrichtlinien des Chipherstellers zu beachten und eine Simulationsverifizierung durchzuführen.

Benötigen Sie Leiterplatten (PCBs) und bestückte Leiterplatten (PCBAs)? Dann kontaktieren Sie Benlida! Benlida ist ein professioneller Hersteller von Leiterplatten und bestückten Leiterplatten und bietet seit 14 Jahren EMS-Dienstleistungen (Electronics Manufacturing Service) an. Mit modernster Ausrüstung und einem erfahrenen Ingenieurteam ist Benlida bestrebt, seinen Kunden weltweit exzellenten Service zu bieten!

Über den Autor:

Sonic Yang

Als führendes Unternehmen im Bereich Elektronik und mechanische Automatisierung ist Sonic seit rund 22 Jahren in den Bereichen Leiterplattendesign, Forschung und Entwicklung sowie der Herstellung von Elektronikprodukten tätig. Als technischer Leiter koordiniert Sonic die Lieferkette (Komponenten und CNC-Teile) und bietet globalen Kunden professionelle Unterstützung und Beratung.