Überblick über PCBA-Verzug: Vom Material zum Fertigungsprozess

Auf einer SMT-Bestückungslinie kann eine verzogene Leiterplatte zwar die Transportschienen passieren, aber später Probleme wie Lötstellenrisse, Beschädigungen durch Materialspannungen auf dem Chip und sogar einen kompletten Systemausfall verursachen. Verzug, also diese Verformung im Millimeterbereich, stellt ein potenzielles Risiko für die Ausbeute und Zuverlässigkeit in der hochdichten Elektronikmontage dar.

I. Das Wesen der Verformung: Mikroskopischer „Spannungskonflikt“

Verzug bei Leiterplatten ist nicht einfach nur „Unebenheit“. Sein Kernproblem liegt in der Unfähigkeit, innere Spannungen abzubauen, die während des Wärmebehandlungsprozesses aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten verschiedener Materialien wie Leiterplattensubstrat, Kupferschichten, Bauteilen und Lötmittel entstehen. Dieser Spannungskonflikt bleibt während des gesamten Fertigungsprozesses bestehen.

II. Fünf Hauptursachen: Woher kommt der Verzug?

1. „Natürliche Defekte“ in Leiterplattenmaterialien und -design

● Asymmetrie im Platinenkern: Eine Asymmetrie in der Anzahl der Prepreg-Lagen und der Dicke der Kupferfolie bei Mehrschichtplatinen, ähnlich einer ungleichmäßigen Materialverteilung in einem „Sandwich“, führt nach der Aushärtung unweigerlich zu einem Ungleichgewicht der inneren Spannungen.

● Große Kupferflächen und Gitterstruktur: Der signifikante Unterschied in der Wärmeschrumpfung zwischen massiven Kupferflächen in den Versorgungs-/Masseschichten und Bereichen mit Leiterbahnen ist eine Hauptursache für lokale Verformungen. Das Nichtverwenden einer gitterartigen Kupferschicht für großflächige Kupferleitungen ist ein häufiger Konstruktionsfehler.

● Tg-Wert des Materials: Materialien mit niedriger Glasübergangstemperatur (wie z. B. gewöhnliches FR-4) geraten beim Reflow-Löten bei Spitzentemperaturen in einen hochelastischen Zustand, wodurch sie anfälliger für irreversible Verformungen durch Schwerkraft und Spannungen werden.

2. Der „additive Effekt“ von Komponentenlayout und Gewichtsungleichgewicht

● Konzentration schwerer Bauteile auf einer Seite: Die Konzentration großer BGAs, Kühlkörper, Induktivitäten und Steckverbinder auf einer Seite der Leiterplatte führt aufgrund ihres Eigengewichts und der thermischen Belastung bei hohen Temperaturen zu erheblichen Verformungen. 

● Asymmetrische Bestückung: Zu große Unterschiede in Masse und Volumen der Bauteile auf beiden Seiten der Platine verschärfen das Ungleichgewicht der thermischen Spannung. 

3. „Thermischer Schock“ während SMT-Prozessen

●  Unsachgemäßes Reflow-Lötprofil: Zu schnelle Aufheiz-/Abkühlraten führen zu übermäßigen Temperaturunterschieden entlang der Leiterplattendicke und erzeugen so eine enorme kurzzeitige thermische Belastung.

●  Lokale Überhitzung beim Wellenlöten: Beim selektiven Löten oder Wellenlöten kann eine Behinderung durch die Vorrichtung zu einer ungleichmäßigen Erwärmung der Ober- und Unterseite der Leiterplatte führen, was eine bogenförmige Verformung zur Folge hat.

4. „Chronische Erosion“ durch Umwelteinflüsse und Stress

●  Feuchtigkeitsaufnahme und Verformung: Leiterplatten (insbesondere solche mit stark absorbierenden Substraten) dehnen sich bei Lagerung in feuchter Umgebung durch Feuchtigkeitsaufnahme aus. Beim Reflow-Löten führt die schnelle Verdunstung der Feuchtigkeit zu einem „Popcorn“-Effekt und Verformungen.

●  Restliche mechanische Spannungen: Mechanische Spannungen, die sich während der Demontage und Montage ansammeln, können sich, wenn sie nicht vollständig abgebaut werden, während des thermischen Prozesses ansammeln und manifestieren.

III. Verbesserungsmethoden

1. Designoptimierung: Symmetrische Leiterplattenbelegung vorschreiben, für große Kupferflächen ein Rastermuster verwenden und Ausgleichskupferblöcke in das Paneldesign einbeziehen.

2. Materialauswahl: Für hochzuverlässige elektronische Produkte sollten Substrate mit mittlerer bis hoher Glasübergangstemperatur (Tg), Materialien mit niedrigem Wärmeausdehnungskoeffizienten (z. B. modifiziertes Epoxidharz, Polyimid) oder eine Sandwichstruktur zur Stabilisierung der Kernplatine verwendet werden.

3. Thermische Prozesssteuerung: Optimierung der Reflow-Lötprofile durch eine sanfte Heiz-Halte-Reflow-Kurve, um die Oberflächentemperaturunterschiede auf der Leiterplatte zu minimieren.

4. Fortschrittsüberwachung: Einführung einer automatischen Verzugsmessung an wichtigen Arbeitsstationen (z. B. nach dem Reflow-Löten), um Echtzeit-Datenrückmeldung für die statistische Prozesskontrolle zu erhalten.

5. Umgebung und Stress: Die Lagerfeuchtigkeit von Leiterplatten und Halbfertigprodukten muss streng kontrolliert werden. Feuchtigkeitsabsorbierende Materialien müssen vor der SMT-Bestückung standardmäßig getrocknet werden.

6. Fehleranalyse und Closed-Loop-Analyse: Durchführung von Spannungs-, thermomechanischen Simulationen und Querschnittsanalysen an Leiterplatten mit übermäßiger Verformung, um die Ursache zu ermitteln und den Prozess kontinuierlich zu verbessern.

IV. Messnormen und Akzeptanzkriterien 

Die Leiterplattenindustrie orientiert sich im Allgemeinen an den Standards IPC-A-610 und J-STD-003:

1. Bei der Leiterplattenbestückung mit unten montierten Bauelementen wie BGAs: Die maximal zulässige Verformung beträgt typischerweise 0,75 % (d. h. bei einer Leiterplattenlänge von 300 mm beträgt die maximale Wölbungshöhe 2,25 mm).

2. Bauteile ohne Bodenanschlüsse: Die maximal zulässige Verformung kann auf 1,0%-1,5% gelockert werden.

3. Messzeitpunkt: Die Messung muss bei Raumtemperatur nach dem thermischen Prozess und vor der kritischen Montage erfolgen.

Abschluss: 

Verzug bei Leiterplattenbestückungen (PCBAs) entsteht durch mehrere Faktoren. Um Verzug zu vermeiden, ist ein produktorientierter Ansatz erforderlich: Entwicklungsingenieure, Leiterplattenhersteller, SMT-Prozessingenieure und Materiallieferanten müssen ihre Prozesse streng kontrollieren. Vom Leiterplattenlayout im Entwicklungsprozess bis zur Temperaturregelung im Reflow-Ofen sind ein systematisches Verständnis und eine präzise Steuerung unerlässlich, um sicherzustellen, dass die Leiterplattenbestückung zuverlässige elektronische Produkte unterstützt.

Benlida fertigt seit 14 Jahren Leiterplatten . Wir verfügen über professionelle Ausrüstung und qualifizierte Techniker für präzise Verzugsmessungen und unterstützen unsere Ingenieure beim Verständnis und der Analyse der zugrundeliegenden physikalischen Mechanismen sowie bei der Prozessoptimierung. Unser erfahrenes Ingenieurteam und unsere Laborausstattung sind umfassend.

1. Präzise 3D-Verformungsmessung: Mithilfe eines hochpräzisen Laserscanners und eines Weißlichtinterferometers wird eine 3D-Verformungswolkenkarte der gesamten PCBA-Oberfläche erzeugt.

2. Material- und Strukturanalyse: Analyse der Glasübergangstemperatur (Tg) und des Wärmeausdehnungskoeffizienten (CTE) des Substrats mittels TMA und DSC. SEM-/Schnittanalyse zur Untersuchung der Laminierungsstruktur, der Harzfüllung und des Ursprungs von Rissen.

3. Simulation und Verifizierung von thermischen Spannungen: Auf Basis von Messdaten wird eine thermomechanische Finite-Elemente-Simulation durchgeführt, um das Verzugsrisiko vorherzusagen und die Prozessparameter zu optimieren.

4. Umfassende Fehleranalyse: Für durch Verformung verursachte Fehler, wie z. B. offene Stromkreise, kalte Lötstellen und Chiprisse, wird ein vollständiger Analysebericht bereitgestellt, der von den Symptomen bis zur Grundursache reicht.

Wenn Ihre Leiterplatte Verformungsprobleme aufweist und Sie die Qualität Ihrer Leiterplatten und Leiterplattenbestückungen systematisch verbessern möchten, können Sie sich gerne an Benlida wenden!